618P1-17TPXPSS Процессор RISC-V в Codasip полностью настраивается и полностью адаптируется к уникальным требованиям применения. Проектирован сист могут Codasip Studio ™ инструмент цепн найт лучш программн и аппаратн взвес, и установлен оптимальн функц и ПРС (мощност, производительн, площад). Комбинировать IP-процессор, предназначенный для процессора, с инструментами, чтобы сделать возможным автоматизированный подход к вычислениям на заказ. Для того чтобы этот сервис был доступен для разработчиков программного обеспечения, Codasip обеспечивает поддержку всех инструментов, включая компиляторы и отлаживатели. Также включает в себя отслеживание решений.
Добавление функции отслеживания в SoC может значите618P1-17TPXPSS льно ускорить отладки программного обеспечения, которое когда-то было очень затратным, таким образом уменьшая стоимость начала проекта и разработки программного обеспечения. Codasip выбрал сотрудничество с siemens EDA в разработке своего кодера Trace Encoder, поскольку обе компании были убеждены в Том, что качество продукции эффективно реализируется в течение всего процесса разработки продукции. Такое внимание к качеству делает инновации возможными, даже в самых сложных изоменах и дизайне на заказ, которые могут помочь клиенту значительно повысить производительность.
Tessent Enhanced Trace Encoder основана на стандарте RISC-V, разработанной группой Debug and Trace Working Group, возглавляемой представителем siemens, Siemens пожертвовал алгоритм трейс международному сообществу RISC-V. Тем не менее, решение siemens выходит далеко за рамки стандарта RISC-V, предоставляя более эффективный инструмент, обеспечивающий существенные продуктивные выгоды в 618P1-17TPXPSS развитии самых сложных систем и поддерживающий самоопределение директив. Он детально изучает систему, чтобы найти ошибку и ее основные причины. Она точна в цикле, что означает, что разработчики могут проникнуть глубоко в каждую инструкцию.
Майк Eftimakis, вице-президент Codasip стратегий и экосистем, отметил: «Codasip представляет высокие стандарты качества для собственного процессора IP. Для обеспечения того, чтобы его результаты могли поддержать блестящую систему, нам нужно решение, которое выходит за рамки стандарта RISC-V. Расширенный отслеживающий кодер Tessent Enhanced Trace Encoder был оптимизирован исключительно для сложных и настраиваемых систем, разработанных нашими клиентами.»
«Встроенный аналитический инструмент тессента Embedded Analytics может обеспечить отлад и развертывание в реальном времени по всей системе, тем самым помогая провайдерам SoC сосредоточиться на ключевых задачах, таких как качественный, инновационный продукт и вывести его на рынок в краткий срок,» Анкур гупта, вице-президент и генеральный менеджер семенса EDA teessent, говорит. «У Codasip превосходная репутация в оказании помощи клиенту в выполнению этих требований, и мы очень рады быть партнерами».